美国下注15亿美元重点搞芯片！电子复兴5年筹划首批进围项目曝光 ...
问耕 夏乙 安妮 发自 凹非寺量子位 出品 | 公众号 QbitAIhttp://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=4235026124,1737179942&fm=173&app=25&f=JPEG?w=640&h=430&s=29E26A85CA709FCC08F5D10C0300A091
上周，数以百计的工程师齐聚旧金山。
在这个靠近硅谷湾区的明星都会，美国初次“电子复兴筹划”峰会（ERI Summit）拉开帷幕。
峰会的构造者，是美国国防部高级研究筹划局DARPA。大会演讲者，包罗本年的图灵奖得主、Google母公司Alphabet的董事会主席、前任斯坦福校长John Hennessy等多位高科技公司的掌门人和学界首脑。
在这场为期三天的大会上，讨论的议题包罗下一代人工智能的硬件，怎样应对摩尔定律的闭幕，质料与集成等等。
但大会的具体讨论，在网上表露甚少。
不外，至少有一个信息，明白地转达了出来。就在这次的大会上，美国的电子复兴五年筹划，选出了第一批进围扶持项目。
http://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=2588457533,2605876057&fm=173&app=25&f=JPEG?w=639&h=335&s=B49531DC0E65748419245D0A0300E0DC
追踪进围项目详情
然而，这些项目并没有完备地公布出来。颠末一番积极，量子位终于在海量信息中，整理出一个较为完备的答案。
这些项目共分成三组，共计六个种别。
http://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=2971777334,2571619909&fm=173&app=25&f=JPEG?w=639&h=413&s=002A543201DE55C80AE1D5C60100D0B2
有两类项目与计划相干：电子装置的智能计划（IDEA），一流的开源硬件（POSH）。
IDEA
IDEA旨在创建一个“无需人工到场”（no human in the loop）的芯片结构规划（layout）天生器，让没什么专业知识的用户也能在一天内完成硬件计划。
而DARPA的愿景，是终极让呆板代替人类举行芯片计划。
http://ss0.baidu.com/6ONWsjip0QIZ8tyhnq/it/u=828760587,3963715783&fm=173&app=25&f=JPEG?w=640&h=458&s=6880AD1A1D4E68C8445188DA030080F3
这个范畴最大的拨款（2410万美元，约合1.65亿元）给予Cadence公司David White向导的项目（另有英伟达等互助同伴）。“这个筹划将为我们的模仿、数字、验证、封装和PCB EDA技能奠基底子”，Cadence公司表现。
PCB EDA指的是印刷电路的主动化计划。
据Cadence高级副总裁Tom Beckley先容，他们的EDA平台Virtuoso已经包罗呆板学习技能，有约莫30位工程师正从事这方面研究，而IDEA的支持能让更多呆板学习工程师参加此中。
IDEA的全部进围名单如下：
http://ss0.baidu.com/6ONWsjip0QIZ8tyhnq/it/u=1314320196,640065482&fm=173&app=25&f=JPEG?w=640&h=433&s=01B07C3211CB514D5C71F1DE000050B2
以上。项目详情DARPA没有公布。不外也有一些信息具备参考代价。
客岁的EDPS 2017（电子计划过程研讨会）上，David White报告了Cadence旗下Virtuoso平台的相干希望。他重要提及了EDA范畴面对的近况，以及怎样利用呆板学习技能举行芯片计划等等相干环境。
http://ss0.baidu.com/6ONWsjip0QIZ8tyhnq/it/u=847908954,720103824&fm=173&app=25&f=JPEG?w=640&h=375&s=3EAC74238F9B78C84650C1C6000070B3
David White的PPT传送门在此：http://edpsieee.ieeesiliconvalley.org/EDP2017/Papers/4_David_White.pdf
这个方向也和DARPA的需求同等。
别的，前面提过英伟达也到场了这个项目。据透露，英伟达正在开辟中的最新技能，也将用于这个研究之中。英伟达的研究，实在是在DARPA“更快速实现电路计划”（CRAFT）筹划之中。
POSH
POSH旨在将开源的文化和本领，带进硬件计划范畴。官方表明说：“为了让定制化、高性能的SoC体系更加遍及，POSH筹划需求开辟可连续的开源IP生态，以及相应的验证工具。”
DARPA盼望在POSH筹划的支持下，可以或许创建一个颠末验证的底子架构，每一个新的计划无需从零开始，而且要为基于开源查抄的用户提供更深条理包管。
简朴讲就是一句话，用开源的方式，实现超复杂SoC的低本钱计划。
http://ss1.baidu.com/6ONXsjip0QIZ8tyhnq/it/u=1483334884,643645907&fm=173&app=25&f=JPEG?w=640&h=460&s=5C80DD1A1D5644CE5ACDE9D0030060B1
POSH的获资助进围名单如下：
http://ss1.baidu.com/6ONXsjip0QIZ8tyhnq/it/u=3076980505,1320190790&fm=173&app=25&f=JPEG?w=640&h=434&s=01B87C3201CF514F1EEDD1DE0000C0B1
通过上述列表可见，来自桑迪亚国家实行室的Eric Keiter，得到了最多的资金支持（690万美元，4715万元人民币）。
Eric Keiter几年前领衔研发了Xyce，这是一个开源的SPICE（仿真电路模仿器）引擎。Xyce可以或许通过大规模并行盘算平台，办理特大电路题目，能在常见的桌面平台和Unix等平台上运行。
除了模仿电子仿真之外，Xyce还可用于研究其他网络体系，比方神经网络和电网等等。固然Xyce是开源的，传送门在此：
http://xyce.sandia.gov/
http://ss0.baidu.com/6ONWsjip0QIZ8tyhnq/it/u=2822785593,471297381&fm=173&app=25&f=JPEG?w=639&h=438&s=C840E81A530473EB9A6014E403003030
与架构相干也是两个筹划：软件界说的硬件（SDH）和特定域片上体系（DSSoC）。
SDH
这个筹划的目的，是构建运行时可基于所处置惩罚数据及时重新设置的软件和硬件。
DARPA对这种软件+硬件的盼望不低，是要在数据麋集型算法上，性能媲美ASIC，又不能捐躯多功能性和可编程性。
固然，更不能像ASIC那样，为每一种应用开辟专门的电路。
DARPA想借这个筹划，让美国国防部广泛利用呆板学习和里AI来实现猜测性后勤工作，支持决议、谍报、监控和侦查等功能。
这一范畴的资金，最大一笔2270万美元（约合人民币1.55亿元）拨给了英伟达。英伟达说，他们筹划在项目期间通过硬件和软件原型来展示创新的技能。
http://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=3999801032,185778740&fm=173&app=25&f=JPEG?w=640&h=886&s=9101F115122157155E1C25FF0300C022
△ Stephen Keckler
条约为期4年，团队由分管架构研究的英伟达副总裁Stephen Keckler负责，成员除了英伟达员工之外，另有来自MIT、伊利诺伊大学香槟分校（UIUC）加州大学戴维斯分校的研究者们。
Keckler也是德克萨斯奥斯汀大学传授，他的研究范畴包罗并行盘算架构、高性能盘算、高能效架构、嵌进式盘算等等。
关于英伟达详细要怎样造出性能媲美ASIC又多功能、可编程的芯片，并没有太多的先容。不外这个项目标结果，受益者不止DARPA一家。
Keckler说：“通过这个ERI项目开辟的技能，会对电子盘算装备的将来，和英伟达的将来产物有潜伏影响。”
进选SDH的有9个团队：
http://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=1679430938,2208369005&fm=173&app=25&f=JPEG?w=640&h=364&s=01A07C3211C9514B0EF5F1CF000080B1
DSSoC
这个筹划的总体目的，是开辟一个可编程框架，用来快速开辟多用途的片上体系（SoC）。这个框架，要让SoC计划者更轻易针对特定范畴的题目，将通用处置惩罚器、专用处置惩罚器、硬件加快器、内存、输进/输出（I/O）等内核联合、搭配起来。
DARPA说，这一范畴的团队会从软件界说的无线电进手举行探索，帮国防部构建机动、顺应性强、可治理、能对抗复杂信号情况的无线电体系。
DSSoC最高的一笔资金是1740万美元（约合人民币1.19亿元），拨给了亚利桑那州立大学副传授Daniel Bliss。
http://ss0.baidu.com/6ONWsjip0QIZ8tyhnq/it/u=616165392,3450766643&fm=173&app=25&f=JPEG?w=200&h=300&s=978CF749D60A795D43AC7CAA0300E090
△ Daniel Bliss
在这个项目中，Bliss负责的部门叫做专注于范畴的高级软件重新设置异构（Domain-Focused Advanced Software-Reconfiguration Heterogeneous，DASH）。
亚利桑那州立大学先容说，这个项目，与Bliss在学校里负责的无线信息体系和盘算架构（WISCA）实行室有着同等的目的，都是构建一个新框架，来推进高性能、嵌进式、异构的下一代处置惩罚器的开辟。
团队里除了亚利桑那州立大学的成员之外，另有卡耐基梅隆大学（CMU）、密歇根大学的学者，他们还会和ARM、EpiSys Sciences、通用动力等公司互助。
http://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=1737554327,2506090667&fm=173&app=25&f=JPEG?w=640&h=427&s=5E3122C14CCAB0C2589D9C07030010C0
Bliss说，他们会明白怎样构造这种新型芯片，开辟出构造这类芯片的工具，还会提供为这类芯片编程让它运行多种应用的软件和分析工具，包罗在芯片内及时运行的工具。
别的，他们还筹划在芯片中嵌进呆板学习功能，让芯片能本身学习。
紧随厥后的是一笔1470万美元的资金，拨给了IBM，由沃森研究中央的Pradip Bose负责。
DSSoC全部进选项目如下：
http://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=3342766028,1518852763&fm=173&app=25&f=JPEG?w=640&h=186&s=01B86C3385F454234C7550CB0000C0B2
在质料和集成范畴，也有两个筹划：单片三维片上体系（3DSoC）；新盘算所需底子（FRANC）。
3DSoC
所谓3DSoC，就是在CMOS底子上增长多层互连电路，来实现50倍的功率盘算时间提拔以及低落功耗。
http://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=3849211940,1502928608&fm=173&app=25&f=JPEG?w=640&h=286&s=4000F3131778758209DDF0CA0300E0B1
这个筹划进围的团队最少，只有两个。
http://ss0.baidu.com/6ONWsjip0QIZ8tyhnq/it/u=581056020,4130146284&fm=173&app=25&f=JPEG?w=640&h=121&s=A1306433CD664F200C65F4CB000050B3
客岁7月，Max Shulaker团队在Nature上发表文章，提出厘革性的纳米体系新理念，把盘算和数据存储垂直集成在一个芯片之上。
与传统集成电路布局差别，这种分层式制备实现了在层间盘算、数据存储、输进和输出（如传感）等功能布局。可以在一秒内捕获大量数据，并在单一芯片上直接存储，原位实现数据得到与信息的快速处置惩罚。
http://ss0.baidu.com/6ONWsjip0QIZ8tyhnq/it/u=536782224,2518774736&fm=173&app=25&f=JPEG?w=640&h=280&s=4190719D4C71338244C9C9DD0300A023
这个研究的标题是Three-dimensional integration of nanotechnologies for computing and data storage on a single chip，传送门在此：
http://www.nature.com/articles/nature22994
更早之前，Max Shulaker团队还研发出环球首台碳纳米晶体管盘算机。
FRANC
FRANC专注于在存储器中利用新的非易失性装备。这个筹划寻求使用新的质料和器件，带来10倍的性能提拔。
DARPA以为这些新进步，可以或许让以内存为中央的盘算架构，降服当前冯·诺依曼架构中出现的内存瓶颈。
http://ss1.baidu.com/6ONXsjip0QIZ8tyhnq/it/u=3573900340,1604317708&fm=173&app=25&f=JPEG?w=640&h=457&s=6994ED12191C74CC4E7098640200C073
“如今架构中，移动数据的时间，比处置惩罚的时间还长”，DARPA还通过LSTM、ResNet-152、Alex Net等案例阐明这个题目。
共有6个项目进选FRANC：
http://ss1.baidu.com/6ONXsjip0QIZ8tyhnq/it/u=3079218340,3049689581&fm=173&app=25&f=JPEG?w=640&h=257&s=49A03C728FC058411EF5F1DF0000C0B3
得到最多资金支持的项目，负责人是UIUC的Naresh Shanbhag传授。在他本身的主页上，公布了一些最新的研究。
传送门在此：
http://shanbhag.ece.illinois.edu/papers.html
美国电子复兴筹划
上面反复提到的美国“电子复兴筹划”（Electronics Resurgence Initiative，ERI）到底是什么？
这是从2017年6月1日开始，DARPA下的一盘大棋。DARPA盼望通过此次筹划，应对微电子技能范畴面对的工程技能和经济本钱方面的挑衅。
DARPA为此下了大手笔，预计将来五年投进15亿美元。而下注的不但DARPA，据外媒EETimes报道，美国国会近期也增长了对电子复兴筹划的投进，每年最多注资1.5亿美元。
据DARPA官方资料表现，在2018财年，将有2.16亿美元里资金流进电子复兴筹划。
http://ss2.baidu.com/6ONYsjip0QIZ8tyhnq/it/u=365244476,2716662244&fm=173&app=25&f=JPEG?w=640&h=347&s=0038543217984DC852C164D60100F0B3
重金资助的背后，是美国对电子行业形势深深的焦急。
半个多世纪以来，美国在半导体范畴不停处于领先职位，也成为美国经济走在天下前线的保障。高速发展后的本日，当摩尔定律开始不那么见效，美国开始陷进恒久发展的拦阻。此时再不发力，怕是将上风全无。
在担当外媒IEEE Spectrum采访时，美国电子复兴筹划的负责人Bill Chappell表现现在是一个独特的时间点。
“想寻求物理突破开始变得越来越难了，这是种潜伏的趋势，可以用整个体系的成原来表现。当前，无论是计划、制造照旧在体系芯片上编写软件都变得越来越昂贵，必要更大的计划团队来治理底层的复杂性。”Chappell说。
让Chappell焦心的除了内忧，另有外祸。而这个“外祸”，就包罗中国。
在2018年的国防战略中，五角大楼将北京界说为其向前发展的两大强国竞争者之一。中国增长对微电子的投资开始让五角大楼心慌，它开始担心中国事否大概在利用中国芯片的美国军事体系中隐蔽恶意应用步伐或代码。
Chappell表现，中国的大部门投资都是用于制造办法，而非在底子研究上的探索。大概也是受此影响，和之前DARPA与大学底子电子研究项目“团结大学微电子项目”（JUMP）相比，电子复兴筹划也开始更注意与财产的联合。
DARPA表现，新项目与JUMP筹划相联合会产生巨大的能量，为下一阶段的创新提供底子，并在2025到2030年内为美国提供紧张的电子技能本领。
- 完 -
http://www.fyguaji.com
页:
[1]